摘要

本发明实施例公开一种校验方法和装置,可减少对多个字节并行数据进行CRC计算需要的硬件资源。方法可包括:通过芯片的数据总线获取并行数据,并行数据的报文长度为L个字节,数据总线的位宽为N个字节;判断L除以N得到的余数是否等于0;若L除以N得到的余数不等于0,在并行数据的头部添加P个字节的填充数据,得到新的并行数据,P等于N减去M,M为L除以N得到的余数的取值;根据L除以N得到的余数计算与位宽为N相对应的CRC电路的初始值,初始值使得用与位宽为N相对应的CRC电路和与位宽为M相对应的CRC电路分别进行CRC计算后输出的结果相等;根据与位宽为N相对应的CRC电路的初始值对新的并行数据进行CRC计算。