摘要

本发明公开了一种基于共享缓存的片上多核处理器静态架构,它包括n个节点,n为大于0的偶数,所述的节点包括n/2个A类节点和n/2个B类节点;A类节点包括处理核心core、本地私有高速缓存L1和路由器R;B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存l2bank;节点之间通过路由器进行通信;A类节点和B类节点成间歇式分布;所述的共享缓存l2bank的容量为通用架构中的共享缓存的两倍。本发明提供了一种基于共享缓存的片上多核处理器静态架构,在不增加整个片上网络的访问延时和不增加整个片上网络的拥塞程度的基础上,节省了最后一级高速缓存的硬件开销和面积,节省了高速缓存的静态功耗。 1。